Der XMC7200 hat zwei Arm Cortex-M7-Kerne für die Hauptverarbeitung und einen Cortex-M0+-Kern für Peripherie- und Sicherheitsverarbeitung, mit einer CRYPTO-Einheit für Hardware-Beschleunigung. Dass die Einheit auf dem Die liegt, heißt nicht, dass TLS schneller ist. Die Bibliothek muss sie tatsächlich nutzen — und die Standardkonfiguration tut das in der Regel nicht.
Die TLS-Datenstrom-Performance auf der XMC7200-CRYPTO-Einheit wurde gegenüber der Herstellerbibliothek um +33 % gesteigert, bei voller Kompatibilität. Messung und Diskussion sind im Originalbeitrag in der Infineon Developer Community dokumentiert:
https://community.infineon.com/t5/XMC/XMC7000-CRYPTO-unit-performance/td-p/1024565
Hardware-Beschleunigung ist kein Schalter, den man einschaltet. Die messbaren Verluste kommen aus diesen Stellen:
Auf einem eingeschränkten Gerät ist TLS-Performance eine Architektureigenschaft, keine Bibliothekseinstellung. Record-Größe, Cipher-Wahl, Resumption-Strategie und Crypto-Pfad werden zur Designzeit entschieden. Wer sie nachträglich ändert, wenn die Verbindung schon in Produktion ist, macht aus einer Performance-Frage ein Feldproblem.
FAQ
Nein. Der Gewinn hängt von Operation und Blockgröße ab. Für manche Operationen ist der Software-Pfad konkurrenzfähig, und der Aufruf-Overhead der Einheit kann den Nutzen übersteigen.
Weil der Standardpfad der Bibliothek der Software-Pfad ist. Die Beschleunigungsschicht muss explizit integriert werden, und die Integration muss zur Puffer- und Record-Struktur passen, die die Anwendung tatsächlich nutzt.
Die Argumentation gilt für jeden MCU mit Crypto-Einheit. Die konkreten Zahlen übertragen sich nicht.